

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-065456

(43)Date of publication of application : 06.03.1998

(51)Int.Cl.

H03F 3/24  
H03F 3/193  
H03G 3/30  
H04B 1/04

(21)Application number : 08-217125

(71)Applicant : HITACHI LTD

(22)Date of filing : 19.08.1996


(72)Inventor : SATO TETSUO  
HASE HIDEKAZU  
TANIMOTO TAKUMA

## (54) RF POWER AMPLIFIER CIRCUIT AND MOBILE COMMUNICATION TERMINAL EQUIPMENT

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To attain RF power amplification in a stable and efficient state under a single power supply without troublesome and hairbreadth adjustment such as trimming by providing an output voltage of a comparison amplifier circuit forming a DC feedback circuit to a gate of a power amplifier FET as a bias voltage.

**SOLUTION:** An output voltage  $V_o$  of a comparison amplifier circuit 15 from a bias generating circuit 14 is given to enhancement GaAs FETs J1, J2 forming respectively a pre-stage 12 and a final stage 11 of an RF power amplifier circuit 10 as a gate bias voltage and the FETs J1, J2 amplify power of a radio signal converted into a prescribed transmission frequency at a frequency conversion circuit 41 into a prescribed level. The output voltage  $V_o$  of the comparison amplifier circuit 15 of the bias generating circuit 14 is given to a gate of a dummy FETJx as a bias voltage to form a DC negative feedback circuit 16.



## LEGAL STATUS

[Date of request for examination]

06.06.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the  
examiner's decision of rejection or application converted  
registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of  
rejection]

[Date of requesting appeal against examiner's decision of  
rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-65456

(43)公開日 平成10年(1998) 3月6日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FI	技術表示箇所
H03F 3/24			H03F 3/24	
			3/193	
H03G 3/30			H03G 3/30	A
H04B 1/04			H04B 1/04	A

審査請求 未請求 請求項の数11 OL (全 8 頁)

(21)出願番号 特願平8-217125

(22)出願日 平成8年(1996) 8月19日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 佐藤 哲雄

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内

(72)発明者 長谷 英一

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 谷本 琢磨

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内


(74)代理人 弁理士 大日方 富雄

(54)【発明の名称】 RF電力増幅回路および移動体通信端末装置

(57)【要約】

【課題】 1GHz以上のマイクロ波帯を用いる移動体通信端末装置の小型軽量化と電池での長時間動作化に有効であるとともに、トリミング等の面倒かつきわどい調整を必要することなく、単一電源下での安定かつ効率的なRF電力増幅を可能にする。

【解決手段】 ソース接地およびエンハンスメント動作によりRF電力増幅を行う接合型FETに対し、同一半導体チップ上に熱的な結合状態で形成された同種のFETであって、チャネル長が等しく、かつチャネル幅の小さなFETと、このダミーFETのドレイン電流と基準値の差分を増幅して電圧で出力する比較増幅回路を設け、この比較増幅回路の出力電圧を上記ダミーFETのゲートに100%直流負帰還させるとともに、その比較増幅回路の出力電圧を上記電力増幅FETのゲートにバイアス電圧として与えるようにした。



## 【特許請求の範囲】

【請求項1】 ソース接地およびエンハンスメント動作によりRF電力増幅を行う第1の接合型FETと、この第1のFETに対して、同一半導体チップ上に熱的な結合状態で形成された同種のFETであって、チャンネル長が略等しく、かつチャンネル幅の小さな第2のFETと、この第2のFETのドレイン電流と基準値の差分を増幅して電圧で出力する比較増幅回路と、この比較増幅回路の出力電圧を上記第2のFETのゲートにバイアス電圧として与えることにより、上記ドレイン電流が上記基準値と等しくなるような帰還制御を行う直流負帰還回路とを有するとともに、この直流負帰還回路を形成する上記比較増幅回路の出力電圧を上記第1のFETのゲートにバイアス電圧として与えるようにしたことを特徴とするRF電力増幅回路。

【請求項2】 第1、第2のFETはそれぞれGaAs・FETであることを特徴とする請求項1に記載のRF電力増幅回路。

【請求項3】 各FETのゲートバイアス電圧供給路にそれぞれバイアス抵抗を直列に介在させるとともに、比較増幅回路の出力側に容量素子を並列に挿入することにより、各FETのゲート間を互いに交流的に遮断したことを特徴とする請求項1または2に記載のRF電力増幅回路。

【請求項4】 第1のFETのゲートバイアス電圧供給路に直列に介在する第1の抵抗と、第2のFETのゲートバイアス電圧供給路に直列に介在する第2の抵抗を有するとともに、第1の抵抗と第2の抵抗の抵抗値比が、第1のFETと第2のFETのチャンネル幅比の逆数となるように各抵抗の値を設定したことを特徴とする請求項1から3のいずれかに記載のRF電力増幅回路。

【請求項5】 第2のFETのドレインと電源電位の間に接続してドレイン負荷手段をなす第3の抵抗と、電源電圧の分圧回路を形成する第4、第5の抵抗とを有し、上記第2のFETのドレイン電圧を比較増幅回路の比較入力に与えるとともに、上記分圧回路の分圧出力電圧を上記比較増幅回路の基準入力に与えることにより、第2のFETのドレイン電流と基準値の差分を増幅させることを特徴とする請求項1から4のいずれかに記載のRF電力増幅回路。

【請求項6】 第2のFETのドレインと電源電位の間に接続してドレイン負荷手段をなす第3の抵抗と、電源電圧を分圧して比較増幅回路の基準値を生成する第4、第5の抵抗を有するとともに、上記第3～5の抵抗の少なくとも1つを電気的に可変設定可能な抵抗で形成したことを特徴とする請求項1から5のいずれかに記載のRF電力増幅回路。

【請求項7】 第2のFETのチャンネル幅を可変設定する切換手段を同一半導体チップ上に備えたことを特徴とする請求項1から6のいずれかに記載のRF電力増幅回路。

路。

【請求項8】 多段RF電力増幅回路の終段とその前段に配置された複数のFETの各ゲートバイアス電圧をそれぞれ、直流負帰還回路を形成する比較増幅回路の出力から分岐して与えることを特徴とする請求項1から7のいずれかに記載のRF電力増幅回路。

【請求項9】 ソース接地およびエンハンスメント動作によりRF電力増幅を行う第1の接合型FETと、この第1のFETに対して、同一半導体チップ上に熱的な結合状態で形成された同種のFETであって、チャンネル長が略等しく、かつチャンネル幅の小さな第2のFETと、この第2のFETのドレイン電流と基準値の差分を増幅して電圧で出力する比較増幅回路と、この比較増幅回路の出力電圧を上記第2のFETのゲートにバイアス電圧として与えることにより、上記ドレイン電流が上記基準値と等しくなるような帰還制御を行う直流負帰還回路を有し、この直流負帰還回路を形成する上記比較増幅回路の出力電圧を上記第1のFETのゲートにバイアス電圧として与えるようにしたRF電力増幅回路を備えたことを特徴とする移動体通信端末装置。

【請求項10】 第2のFETのドレインと電源電位の間に接続してドレイン負荷手段をなす第3の抵抗と、電源電圧を分圧して比較増幅回路の基準値を生成する第4、第5の抵抗を有するとともに、上記第3～5の抵抗の少なくとも1つを電気的に可変設定可能な抵抗で形成し、この可変設定可能な抵抗に関してRF送信電力の可変設定を行うようにしたことを特徴とする請求項9に記載の移動体通信端末装置。

【請求項11】 第2のFETのチャンネル幅を可変設定する切換手段を有し、この切換手段に関してRF送信電力の可変設定を行うようにしたことを特徴とする請求項9または10に記載の移動体通信端末装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、無線通信用のRF電力増幅回路、さらにはGaAs・MESFET (Metal Semiconductor Field Effect Transistor) やGaAs・HEMT (High Electron Mobility Transistor) 等のFETを使用するRF電力増幅回路に適用して有効な技術に関するものであって、たとえばPDC (パーソナル・デジタメ・セルラ) やPHS (パーソナル・ハンディフォン・システム) などの移動体通信端末装置に利用して有効な技術に関するものである。

## 【0002】

【従来の技術】PDCやPHSなどの移動体通信端末装置では、1GHz以上のマイクロ波領域の無線信号を送信するために、従来のシリコン・バイポーラ・トランジスタよりも動作速度の速いGaAs・MESFETを採

用したRF増幅電力増幅回路が使用される。

【0003】この種の移動体通信端末装置では、所定の通信機能を確保する必要上、0.16~1.4Wの比較的大きな送信電力を要求される一方で、その携帯性を高める必要から、小型軽量と電池での長時間動作が要求される。このような要求に応えるためには、無調整化、単一電源動作、低消費電力化が不可欠となる。

【0004】低消費電力化のためには、たとえば3Vといった低電圧電源でも効率良く動作できるRF電力増幅回路が必要となる。マイクロ波領域の無線信号を低電圧電源で効率良く電力増幅するためには、シリコン半導体を用いたバイポーラ・トランジスタでは素子特性上無理があり、したがって、この場合の増幅素子としては、FET、とくにGaAs半導体を用いたMESFET(MMIC)が採用されている。

【0005】なお、移動体通信端末装置については、たとえば日経BP社刊行「日経エレクトロニクス 1990年4月16日号(No. 497)」121ページ(自動車・携帯電話)などに、その概要が記載されている。

【0006】

【発明が解決しようとする課題】しかしながら、上述した技術には、次のような問題のあることが本発明者らによってあきらかとされた。

【0007】すなわち、従来のRF電力増幅回路では、増幅素子としてデプレッション型のMESFETをソース接地で使用し、電源電圧とは逆極性の負電圧でゲートバイアスをかけながら増幅動作させていた。このため、バイアス用の負電圧電源が別に必要であった。負電圧は、DC-DCコンバータにより正電圧電源からつくり出すことができる。しかし、このDC-DCコンバータは消費電力や実装面積の増大を招き、小型軽量と電池での長時間動作という要求に逆行する。したがって、小型軽量と電池での長時間動作のためには、単一電源動作がどうしても必要となる。

【0008】そこで、本発明者らは、エンハンスメント型のFETを使用することで、ゲートバイアス用の負電圧を不要にすることを検討した。ところが、この場合のゲートバイアス電圧は、0Vよりもわずかに高い正の電圧に設定する必要がある、このような低電圧を正確かつ安定に供給するためには、トリミング等の面倒な調整が必要になることが判明した。

【0009】GaAs・FETは接合型FETであって、ゲート・ソース間がダイオード(ショットキー・ダイオード)でバイパスされている。このため、そのダイオードの順方向電圧(0.5V程度)以上の信号をゲート・ソース間に印可することはできない。つまり、ダイオードの逆方向にゲート電圧が印加される負バイアスの場合とは異なり、ダイオードの順方向にゲート電圧が印加される正バイアスでは、そのゲート入力電圧範囲が非常に狭くなってしまう。例えば、エンハンスメント型の

FETのゲートしきい値電圧が0.1~0.15ボルトとすると、設定すべきゲートバイアス電圧は0~0.2ボルトとなり、しきい値電圧等のFETの素子バラツキを考慮すると、このバイアス設定は非常に困難である。このように、そのゲートバイアス電圧は、大きく見積っても、0.1~0.5V程度の極く狭い範囲内に収める必要があるが、このような微小な電圧を精度良く安定に与えることは、トリミング等の面倒な調整が必要となり、また温度特性等の影響も敏感に受けるようになることから、その実施はきわめて困難であった。

【0010】バイアス電圧を無調整で供給する技術としては、たとえばIEEE Trans. Circuit Theory, vol. CT-12, pp. 586-590, Dec. 1965に記載されているように、シリコン・バイポーラ・トランジスタのコレクタ電圧/電流特性を利用したバイアス回路が知られている。しかし、そこで開示されているバイアス回路は、シリコン・バイポーラ・トランジスタ固有の特性(コレクタ電圧/電流特性やベース・エミッタ間電圧など)を利用したものであって、FETには適用できないことが本発明者らによってあきらかにされた。

【0011】本発明の目的は、たとえば1GHz以上のマイクロ波領域での無線信号を用いる移動体通信端末装置の小型軽量化と電池での長時間動作化に有効であるとともに、トリミング等の面倒かつきわどい調整を必要することなく、単一電源下での安定かつ効率的なRF電力増幅を可能にする、という技術を提供することにある。

【0012】本発明の前記ならびにそのほかの目的と特徴は、本明細書の記述および添付図面からあきらかになるであろう。

【0013】

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

【0014】すなわち、ソース接地およびエンハンスメント動作によりRF電力増幅を行う接合型FETに対し、同一半導体チップ上に熱的な結合状態で形成された同種のFETであって、チャネル長が略等しく、かつチャネル幅の小さなFETと、このダミーFETのドレイン電流と基準値の差分を増幅して電圧で出力する比較増幅回路を設け、この比較増幅回路の出力電圧を上記ダミーFETのゲートにバイアス電圧として与えることにより、上記ドレイン電流が上記基準値と等しくなるような帰還制御を行う直流帰還回路を形成し、この直流帰還回路を形成する比較増幅回路の出力電圧を上記電力増幅FETのゲートにバイアス電圧として与える、というものである。

【0015】上述した手段によれば、接合型FETのゲート入力電圧範囲が、ゲート・ソース間をバイパスしているダイオードの順方向電圧によって極く狭い範囲に制

約されていても、その範囲内にて安定かつ適正なバイアス電圧を、無調整でもって自己整合的に与えることができる。

【0016】これにより、たとえば1GHz以上のマイクロ波領域での無線信号を用いる移動体通信端末装置の小型軽量化と電池での長時間動作化に有効であるとともに、トリミング等の面倒かつきわどい調整を必要することなく、単一電源下での安定かつ効率的なRF電力増幅を可能にする、という目的が達成される。

【0017】

【発明の実施の形態】本発明の請求項1に記載の発明は、ソース接地およびエンハンスメント動作によりRF電力増幅を行う第1の接合型FET(J1)と、この第1のFET(J1)に対して、同一半導体チップ上に熱的な結合状態で形成された同種のFETであって、チャネル長が略等しく、かつチャネル幅の小さな第2のFET(Jx)と、この第2のFET(Jx)のドレイン電流と基準値の差分を増幅して電圧で出力する比較増幅回路(15)と、この比較増幅回路(15)の出力電圧

(Vo)を上記第2のFET(Jx)のゲートにバイアス電圧として与えることにより、上記ドレイン電流が上記基準値と等しくなるような帰還制御を行う直流負帰還回路(16)とを有するとともに、この直流負帰還回路(16)を形成する上記比較増幅回路(15)の出力電圧(Vo)を上記第1のFET(J1)のゲートにバイアス電圧として与えようとしたものであり、これにより、接合型FETのゲート入力電圧範囲が、ゲート・ソース間をバイパスしているダイオードの順方向電圧によって極く狭い範囲に制約されていても、その範囲内にて安定かつ適正なバイアス電圧を、無調整でもって確実に与えることができるという作用が得られる。

【0018】請求項2に記載の発明は、請求項1に加えて、第1、第2のFET(J1、Jx)にそれぞれGaAs・FETを使用したものであり、これにより、1GHz以上のマイクロ波領域の無線信号を効率良く電力増幅することができるという作用が得られる。

【0019】請求項3に記載の発明は、請求項1または2に加えて、各FET(Jx、J1、J2)のゲートバイアス電圧供給路にそれぞれバイアス抵抗(Rx、R1、R2)を直列に介在させるとともに、比較増幅回路(15)の出力側に容量素子(C1)を並列に挿入することにより、各FET(Jx、J1、J2)のゲート間を互いに交流的に遮断するようにしたものであり、これにより、RF信号の回り込みによるFET間の動作干渉を防止することができるという作用が得られる。

【0020】請求項4に記載の発明は、請求項1からの3のいずれかに加えて、第1のFET(J1)のゲートバイアス電圧供給路に直列に介在する第1の抵抗(R1)と、第2のFET(Jx)のゲートバイアス電圧供給路に直列に介在する第2の抵抗(Rx)を有すると

ともに、第1の抵抗(R1)と第2の抵抗(Rx)の抵抗値比が、第1のFET(J1)と第2のFET(Jx)のチャネル幅比の逆数となるように各抵抗(R1、Rx)の値を設定したものであり、これにより、ゲートリーク電流の絶対値偏差および温度依存性を打ち消すことができるという作用が得られる。

【0021】請求項5に記載の発明は、請求項1から4のいずれかに加えて、第2のFET(Jx)のドレインと電源電位(Vdd)の間に接続してドレイン負荷手段をなす第3の抵抗(R3)と、電源電圧(Vdd-0V)の分圧回路(17)を形成する第4、第5の抵抗(r4、R5)とを有し、上記第2のFET(Jx)のドレイン電圧を比較増幅回路(15)の比較入力に与えるとともに、上記分圧回路(17)の分圧出力電圧を上記比較増幅回路(15)の基準入力(-)に与えることにより、第2のFET(Jx)のドレイン電流と基準値の差分を増幅するというものであり、これにより、バイアス条件を抵抗の選定により任意に設定することができるという作用が得られる。

【0022】請求項6に記載の発明は、請求項1から5のいずれかに加えて、第2のFET(Jx)のドレインと電源電位(Vdd)の間に接続してドレイン負荷手段をなす第3の抵抗(R3)と、電源電圧(Vdd)を分圧して比較増幅回路(15)の基準値を生成する第4、第5の抵抗(R4、R5)を有するとともに、上記第3～5の抵抗(R3、R4、R5)の少なくとも1つを電気的に可変設定可能な抵抗で形成したものであり、これにより、バイアス条件の変更によるRF増幅出力レベルの可変制御に合わせてバイアス条件を最適化し、低消費電力化することができるという作用が得られる。

【0023】請求項7に記載の発明は、請求項1から6のいずれかに加えて、第2のFET(Jx)のチャネル幅を可変設定する切換手段を同一半導体チップ上に備えたものであり、これにより、第1のFETと第2のFET間のドレインバイアス電流比を任意に可変設定することができるという作用が得られる。

【0024】請求項8に記載の発明は、請求項1から7のいずれかに加えて、多段RF電力増幅回路(10)の終段(11)とその前段(12)に配置された複数のFET(J1、J2)の各ゲートバイアス電圧をそれぞれ、直流負帰還回路(16)を形成する比較増幅回路(15)の出力から分岐して与えるものであり、これにより、多段RF電力増幅回路(10)の各増幅段(11、12)をなすFET(J1、J2)のゲートバイアス電圧をそれぞれに適正な値に自己整合的に設定することができるという作用が得られる。

【0025】請求項9に記載の発明は、移動体通信端末装置において、ソース接地およびエンハンスメント動作によりRF電力増幅を行う第1の接合型FET(J1)と、この第1のFET(J1)に対して、同一半導体チ

トップ上に熱的な結合状態で形成された同種のFETであって、チャネル長が略等しく、かつチャネル幅の小さな第2のFET(Jx)と、この第2のFET(Jx)のドレイン電流と基準値の差分を増幅して電圧で出力する比較増幅回路(15)と、この比較増幅回路(15)の出力電圧(Vo)を上記第2のFET(Jx)のゲートにバイアス電圧として与えることにより、上記ドレイン電流が上記基準値と等しくなるような帰還制御を行う直流負帰還回路(16)を有し、この直流負帰還回路(16)を形成する上記比較増幅回路(15)の出力電圧(Vo)を上記第1のFET(J1)のゲートにバイアス電圧として与えるようにしたRF電力増幅回路(10)を備えたことを特徴とするものであり、これにより、たとえば1GHz以上のマイクロ波領域での無線信号を用いる移動体通信端末装置の小型軽量化と電池(70)での長時間動作化を可能にするという作用が得られる。

【0026】請求項10に記載の発明は、請求項9に加えて、第2のFET(Jx)のドレインと電源電位(Vdd)の間に接続してドレイン負荷手段をなす第3の抵抗(R3)と、電源電圧(Vdd-0V)を分圧して比較増幅回路(15)の基準値を生成する第4、第5の抵抗(R4、R5)を有するとともに、上記第3~5の抵抗(R3、R4、R5)の少なくとも1つを電氣的に可変設定可能な抵抗で形成し、この可変設定可能な抵抗をRF送信電力の可変設定と関係して設定されるようにしたものであり、これにより、受信信号の電界強度等に応じて過不足のない最適な送信電力設定を低消費電力で行わせることができるという作用が得られる。

【0027】請求項11に記載の発明は、請求項9または10に加えて、第2のFET(Jx)のチャネル幅を可変設定する切換手段を有し、この切換手段をRF送信電力の可変設定と関係して設定されるようにしたものであり、これにより、受信信号の電界強度等に応じて過不足のない最適な送信電力設定を低消費電力で行わせることができるという作用が得られる。

【0028】以下、本発明の好適な実施態様を図面を参照しながら説明する。

【0029】なお、図において、同一符号は同一あるいは相当部分を示すものとする。

【0030】図1は本発明の技術が適用された移動体通信端末装置の概略構成を示す。

【0031】同図に示す移動体通信端末装置は、RF電力増幅回路10、出力整合回路13、RF受信プリアンプ20、分波器(またはアンテナ切換器)31、無線送受信アンテナ32、送信側周波数変換回路(アップバータ)41、受信側周波数変換回路(ダウンバータ)42、周波数変換用のローカル信号を発生する周波数合成回路43、送受信IF部を含むベースバンドユニット50、論理制御ユニット60、操作部および表示部を含む

操作パネル61、送話器と受話器からなるヘッドセット62、および装置全体の動作電源(Vdd)を賄う内蔵電池70などによって構成される。

【0032】ここで、RF電力増幅回路10は、前段12と終段11の多段構成であり、各段11、12はそれぞれソース接地動作するエンハンスメント型GaAs・FETJ1、J2を用いて構成されている。各段11、12のFETJ1、J2はそれぞれ、同一半導体チップ上に形成されたバイアス発生回路14からゲートバイアス電圧を与えられながら、周波数変換回路41にて所定の送信周波数に変換された無線信号を所定レベルに電力増幅する。バイアス発生回路14は、FETJx、抵抗R3、R4、R5、比較増幅回路15、容量素子C1などにより構成されている。

【0033】FETJxはバイアス発生のためのダミーFETである。このダミーFETJxは、RF電力増幅を行う接合型FETJ1、J2に対して、同一半導体チップ上に熱的な結合状態で形成された同種のFETであって、チャネル長が等しく、かつチャネル幅が小さく形成されている。

【0034】抵抗R3は、ダミーFETJxのドレインと電源電位Vddの間に接続されてドレイン負荷手段をなす。この抵抗R3の両端には、ダミーFETJxのドレイン電流に応じた電圧が現れる。抵抗R4、R5は電源電圧(Vdd-0V)を分圧する分圧回路17を形成する。容量素子C1は比較増幅回路15の出力電圧Voを平滑する。

【0035】比較増幅回路15は、十分に大きな増幅利得を有する演算増幅器を用いて構成される。この比較増幅回路15の比較入力(+)には、ダミーFETJxのドレイン電圧Vxが印加される。また、その基準入力(-)には、上記分圧回路17の分圧出力電圧Vrが印加される。これにより、比較増幅回路15はダミーFETJxのドレイン電流を変換したドレイン電圧Vxと分圧回路17の分圧出力電圧Vrである基準値との差分を検出するので、比較増幅回路15は、上記ダミーFETJxのドレイン電流と基準値の差分を増幅して電圧で出力する。

【0036】上記比較増幅回路15の出力電圧Voは、抵抗Rxを直列に介して上記ダミーFETJxのゲートにバイアス電圧として与えられる。これにより、上記ドレイン電流が上記基準値と等しくなるような帰還制御を行う直流負帰還回路16が形成されている。そして、この直流負帰還回路16を形成する比較増幅回路15の出力電圧Voを、RF電力増幅段11、12のFETJ1、J2にゲートにバイアス電圧として与えるようにしてある。

【0037】各FETJx、J1、J2のゲートバイアス電圧供給路にはそれぞれバイアス抵抗Rx、R1、R2が直列に介在させられているとともに、比較増幅回路

15の出力側に容量素子C1が並列に挿入されている。これにより、各FETJx、J1、J2のゲート間が互いに交流的に遮断されて、相互の動作干渉が素子されるようになっている。

【0038】図2は、図1のバイアス発生回路14付近に着目したRF電力増幅回路10の詳細回路図を示す。

【0039】同図において、比較増幅回路15は、GaAs・FETJ41～J45、抵抗R71～R75、ダイオードD1～D7による差動増幅回路により構成されている。この場合、FETJ41とJ42はそれぞれソース・フォロワ入力回路を形成し、J43とJ44はソース結合型の差動増幅部を形成する。この比較増幅回路15は、上述した負帰還回路16により、100%の直流負帰還下で動作させられるようになっている。

比較増幅回路15は100%の直流負帰還下で動作させられるため、 $V_x = V_r$  となって、数式(4)が成り立つ。

$$V_x = V_{dd} - R_3 \cdot (\beta/2) \cdot (V_0 - V_{th})^2 \quad \dots (3)$$

$$R_3 \cdot (\beta/2) \cdot (V_0 - V_{th})^2 = V_{dd} \cdot R_4 / (R_4 + R_5) \quad \dots (4)$$

これにより、比較増幅回路15の出力電圧Vbは数式(5)で与えられる。

数式(5)で与えられる出力電圧V0は、FETの相互コンダクタンス係数 $\beta$ やゲート・ソース間しきい値電圧Vthのばらつきを包括している。したがって、この出力電圧V0をバイアス電圧として電力増幅段11、12のFETJ1、J2にゲートに与えることにより、 $\beta$ やVthのばらつきを自己整合的に打ち消し補正するようなゲートバイアスをかけることができる。

【0046】すなわち、FETJ1のドレイン電流IDJ1は、数式(5)を代入することにより、数式(6)のように、電源電圧Vddと抵抗R3、R4、R5により決定されて、 $\beta$ やVthの影響を受けなくなるものとなる。

【0047】

【数5】

$$IDJ1 = \beta/2 (V_0 - V_{th})^2 = R_4 V_{dd} / R_3 (R_4 + R_5) \quad \dots (6)$$

ここで、JxとJ1のチャネル幅をJx:J1=1:N (N>1)に設定すると、J1には、Jxのアイドリング電流であるドレイン電流Id xに対して、 $I_{d1} = N \times I_{dx}$ のドレイン電流Id1が流れる。これにより、J1のドレイン電流Id1は、JxとJ1のチャネル幅比で設定することができる。同様に、J2のドレイン電流Id2もJxとJ2のチャネル幅比で設定することができる。

【0048】また、 $R_x : R_1 = 1 : N$ に設定すると、FETのゲートリーク電流がゲート幅にほぼ比例するこ

【0040】次に、動作について説明する。

【0041】図1および図2において、比較増幅回路15の比較基準電圧Vrは数式(1)で表される。また、比較入力電圧Vxは数式(2)で与えられる。

【0042】

【数1】

$$V_r = V_{dd} - V_{dd} \cdot R_4 / (R_4 + R_5) \quad \dots (1)$$

$$V_x = V_{dd} - I_{dx} \cdot R_3 \quad \dots (2)$$

FETの相互コンダクタンス係数を $\beta$ 、ゲート・ソース間しきい値電圧をVthとすれば、数式(2)は、数式(3)で表すことができる。

【0043】

【数2】

$$V_x = V_{dd} - R_3 \cdot (\beta/2) \cdot (V_0 - V_{th})^2 \quad \dots (3)$$

【数3】

【0045】

【数4】

とが実験的に確認されているので、そのゲートリーク電流によってRx、R1に発生する電圧が互いに等しくなる( $1 \times R_x = N \times R_1$ )。これにより、ゲートリーク電流の絶対値偏差および温度依存性を打ち消すことができるようになる。

【0049】以上のように、ソース接地およびエンハンスメント動作によりRF電力増幅を行う接合型FETJ1、J2に対し、同一半導体チップ上に熱的な結合状態で形成された同種のFETであって、チャネル長が等しく、かつチャネル幅の小さなダミーFETJxと、このダミーFETJxのドレイン電流と基準値の差分を増幅して電圧で出力する比較増幅回路15を設け、この比較増幅回路15の出力電圧を上記ダミーFETJxのゲートにバイアス電圧として与えることにより、上記ドレイン電流が上記基準値と等しくなるような帰還制御を行う直流負帰還回路16を形成し、この直流帰還回路16を形成する比較増幅回路15の出力電圧V0を上記電力増幅FETJ1、J2のゲートにバイアス電圧として与えることにより、FETのゲート入力電圧範囲が、ゲート・ソース間をバイパスしているダイオードの順方向電圧によって極く狭い範囲に制約されていても、その範囲内にて安定かつ適正なバイアス電圧を、無調整でもって自己整合的に与えることができる。

【0050】これにより、たとえば1GHz以上のマイクロ波領域での無線信号を用いる移動体通信端末装置の小型軽量化と電池での長時間動作化に有効であるとも



に、トリミング等の面倒かつきわどい調整を必要することなく、単一電源下での安定かつ効率的なRF電力増幅が可能になる。

【0051】さらに、上記数式(5)によれば、ゲートバイアス電圧として分配される比較増幅回路15の出力電圧 $V_o$ は、 $J_x$ のドレイン負荷手段をなす抵抗 $R_3$ 、比較基準入力電圧 $V_r$ を分圧する抵抗 $R_4$ 、 $R_5$ をパラメータ要素としている。したがって、抵抗 $R_3$ 、 $R_4$ 、 $R_5$ の少なくとも1つを電氣的に可変設定可能な抵抗で形成することにより、バイアス条件の変更によるRF増幅出力レベルの可変制御を電氣的に行わせることができるようになる。

【0052】この可変制御は、例えばマスタースライス方式の配線接続の切換え等の手法によるダミーFET $J_x$ のチャネル幅を可変設定する切換手段を備えることによっても実現できる。すなわち、同一半導体チップ上での配線切換えにより $J_x$ のチャネル幅を切換可変することで、 $J_x$ と $J_1$ のドレイン電流比、および $J_x$ と $J_2$ 間のドレイン電流比を任意に可変設定することができるようになる。

【0053】したがって、たとえば図1に示すように、分圧回路17内の抵抗 $R_4$ または $R_5$ を電氣的に可変制御可能な抵抗で構成し、この可変抵抗を論理制御ユニット60からの制御信号により、受信信号の電界強度に応じて可変設定させるようにすれば、その受信信号の電界強度等に応じて過不足のない最適な送信電力設定を最適なバイアス電流で自動的に行わせることができるようになる。

【0054】図3は、本発明で使用するFET $J_x$ 、 $J_1$ 、 $J_2$ およびバイアス抵抗 $R_x$ 、 $R_1$ 、 $R_2$ のレイアウトパターンを模式的に示す。

【0055】同図において、 $G$ はFETのゲート電極パターン、 $L$ はそのチャネル長、 $W$ はそのチャネル幅をそれぞれ示す。同図に示すように、バイアス発生回路14のダミーFET $J_x$ は、RF電力増幅段11、12のFET $J_1$ 、 $J_2$ に対して、同一半導体チップ上に熱的な結合状態で形成されるとともに、チャネル長 $L$ が等しく、かつチャネル幅が小さく形成されている。

【0056】これとともに、各FETのゲートバイアス電圧供給路に直列に介在するバイアス抵抗 $R_x$ 、 $R_1$ 、 $R_2$ は、FETのチャネル幅比の逆数となるような抵抗値を持つように、その抵抗体パターンの長さが設定されている。

【0057】図4は、抵抗 $R_3$ 、 $R_4$ 、 $R_5$ の少なくともひとつのための電氣的に可変制御可能な抵抗の一例を示す。

【0058】同図に示す可変抵抗は、複数の抵抗素子 $r_1 \sim r_4$ をそれぞれスイッチ回路 $S_1 \sim S_4$ を介して選択的に並列接続させるようにしたもので、各スイッチ $S_1 \sim S_4$ はそれぞれ制御信号によって個別にオン/オフ

設定されるようになっている。これにより、複数の抵抗素子 $r_1 \sim r_4$ の任意の組み合わせによる合成抵抗を電氣的に設定することができる。

【0059】以上、本発明者によってなされた発明を実施態様にもとづき具体的に説明したが、本発明は上記実施態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0060】以上の説明では主として、本発明者によってなされた発明をその背景となった利用分野である移動体通信端末装置に適用した場合について説明したが、それに限定されるものではなく、たとえば太陽電池などで電源バックアップされるPHS基地局、あるいは無線ビーコン発信装置などにも適用できる。

【0061】

【発明の効果】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。

【0062】すなわち、たとえば1GHz以上のマイクロ波領域での無線信号を用いる移動体通信端末装置の小型軽量化と電池での長時間動作化に有効であるとともに、トリミング等の面倒かつきわどい調整を必要することなく、単一電源下での安定かつ効率的なRF電力増幅が可能になる、という効果が得られる。

【図面の簡単な説明】

【図1】本発明の技術が適用された移動体通信端末装置の第1の実施例を示す回路図

【図2】図1の装置で使用されているRF電力増幅回路の詳細回路図

【図3】本発明にて使用する接合型FETおよびバイアス抵抗のレイアウト図

【図4】電氣的に可変制御可能な抵抗の一例を示す回路図


【符号の説明】

- 10 RF電力増幅回路
- 11 多段RF電力増幅回路の終段
- 12 多段RF電力増幅回路の前段
- 13 出力整合回路
- $J_1$ 、 $J_2$  RF電力増幅段をなすGaAs・FET
- 14 バイアス発生回路
- $J_x$  ダミーFET
- 15 比較増幅回路
- $J_{41} \sim J_{44}$  GaAs・FET
- $R_{71} \sim R_{75}$  抵抗
- $D_1 \sim D_7$  ダイオード
- 16 直流負帰還回路
- 17 分圧回路
- $R_3$ 、 $R_4$ 、 $R_5$  抵抗
- C1 容量素子C1
- 20 RF受信プリアンプ
- 31 分波器（またはアンテナ切換器）


- 32 無線送受信アンテナ
- 41 送信側周波数変換回路 (アップバータ)
- 42 受信側周波数変換回路 (ダウンバータ)
- 43 周波数合成回路
- 50 送受信 I F 部を含むベースバンドユニット

- 60 論理制御ユニット
- 61 操作パネル
- 62 ヘッドセット
- 70 内蔵電池


【図1】




【図2】



【図3】



【図4】



【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成14年1月25日(2002. 1. 25)

【公開番号】特開平10-65456

【公開日】平成10年3月6日(1998. 3. 6)

【年通号数】公開特許公報10-655

【出願番号】特願平8-217125

【国際特許分類第7版】

H03F 3/24

3/193

H03G 3/30

H04B 1/04

【F I】

H03F 3/24

3/193

H03G 3/30 A

H04B 1/04 A

【手続補正書】

【提出日】平成13年6月6日(2001. 6. 6)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 ソース接地およびエンハンスメント動作によりRF電力増幅を行う第1の接合型FETと、この第1のFETに対して、同一半導体チップ上に熱的な結合状態で形成された同種のFETであって、チャネル長が略等しく、かつチャネル幅の小さな第2のFETと、この第2のFETのドレイン電流と基準値の差分を増幅して電圧で出力する比較増幅回路と、この比較増幅回路の出力電圧を上記第2のFETのゲートにバイアス電圧として与えることにより、上記ドレイン電流が上記基準値と等しくなるような帰還制御を行う直流負帰還回路とを有するとともに、この直流負帰還回路を形成する上記比較増幅回路の出力電圧を上記第1のFETのゲートにバイアス電圧として与えるようにしたことを特徴とするRF電力増幅回路。

【請求項2】 第1、第2のFETはそれぞれGaAs・FETであることを特徴とする請求項1に記載のRF電力増幅回路。

【請求項3】 各FETのゲートバイアス電圧供給路にそれぞれバイアス抵抗を直列に介在させるとともに、比較増幅回路の出力側に容量素子を並列に挿入することにより、各FETのゲート間を互いに交流的に遮断したことを特徴とする請求項1または2に記載のRF電力増幅回路。

【請求項4】 第1のFETのゲートバイアス電圧供給路に直列に介在する第1の抵抗と、第2のFETのゲートバイアス電圧供給路に直列に介在する第2の抵抗を有するとともに、第1の抵抗と第2の抵抗の抵抗値比が、第1のFETと第2のFETのチャネル幅比の逆数となるように各抵抗の値を設定したことを特徴とする請求項1から3のいずれかに記載のRF電力増幅回路。

【請求項5】 第2のFETのドレインと電源電位の間接続してドレイン負荷手段をなす第3の抵抗と、電源電圧の分圧回路を形成する第4、第5の抵抗とを有し、上記第2のFETのドレイン電圧を比較増幅回路の比較入力に与えるとともに、上記分圧回路の分圧出力電圧を上記比較増幅回路の基準入力に与えることにより、第2のFETのドレイン電流と基準値の差分を増幅させることを特徴とする請求項1から4のいずれかに記載のRF電力増幅回路。

【請求項6】 第2のFETのドレインと電源電位の間接続してドレイン負荷手段をなす第3の抵抗と、電源電圧を分圧して比較増幅回路の基準値を生成する第4、第5の抵抗を有するとともに、上記第3～5の抵抗の少なくとも1つを電氣的に可変設定可能な抵抗で形成したことを特徴とする請求項1から5のいずれかに記載のRF電力増幅回路。

【請求項7】 第2のFETのチャネル幅を可変設定する切換手段を同一半導体チップ上に備えたことを特徴とする請求項1から6のいずれかに記載のRF電力増幅回路。

【請求項8】 多段RF電力増幅回路の終段とその前段に配置された複数のFETの各ゲートバイアス電圧をそれぞれ、直流負帰還回路を形成する比較増幅回路の出力

から分岐して与えることを特徴とする請求項 1 から 7 のいずれかに記載の RF 電力増幅回路。

【請求項 9】 ソース接地およびエンハンスメント動作により RF 電力増幅を行う第 1 の接合型 FET と、この第 1 の FET に対して、同一半導体チップ上に熱的な結合状態で形成された同種の FET であって、チャネル長が略等しく、かつチャネル幅の小さな第 2 の FET と、この第 2 の FET のドレイン電流と基準値の差分を増幅して電圧で出力する比較増幅回路と、この比較増幅回路の出力電圧を上記第 2 の FET のゲートにバイアス電圧として与えることにより、上記ドレイン電流が上記基準値と等しくなるような帰還制御を行う直流負帰還回路を有し、この直流負帰還回路を形成する上記比較増幅回路の出力電圧を上記第 1 の FET のゲートにバイアス電圧として与えるようにした RF 電力増幅回路を備えたことを特徴とする移動体通信端末装置。

【請求項 10】 第 2 の FET のドレインと電源電位の間に接続してドレイン負荷手段をなす第 3 の抵抗と、電源電圧を分圧して比較増幅回路の基準値を生成する第 4、第 5 の抵抗を有するとともに、上記第 3～5 の抵抗

の少なくとも 1 つを電氣的に可変設定可能な抵抗で形成し、この可変設定可能な抵抗に関して RF 送信電力の可変設定を行うようにしたことを特徴とする請求項 9 に記載の移動体通信端末装置。

【請求項 11】 第 2 の FET のチャネル幅を可変設定する切換手段を有し、この切換手段に関して RF 送信電力の可変設定を行うようにしたことを特徴とする請求項 9 または 10 に記載の移動体通信端末装置。

【請求項 12】 接合型 FET のバイアスを制御するための回路を有することを特徴とする RF 電力増幅回路。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0061

【補正方法】変更

【補正内容】

【0061】

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。